@samitouri / QOSamiQemu
Code Commits Issues Pulls Sessions CI/CD
master
master
decode 312 lines 20.6 KB
Raw
1 # Octeon Architecture Module instruction set
2 #
3 # Copyright (C) 2022 Pavel Dovgalyuk
4 # Copyright (C) 2024 Philippe Mathieu-Daudé
5 #
6 # SPDX-License-Identifier: LGPL-2.1-or-later
7 #
8
9 # Branch on bit set or clear
10 # BBIT0 110010 ..... ..... ................
11 # BBIT032 110110 ..... ..... ................
12 # BBIT1 111010 ..... ..... ................
13 # BBIT132 111110 ..... ..... ................
14
15 %bbit_p 28:1 16:5
16 BBIT 11 set:1 . 10 rs:5 ..... offset:s16 p=%bbit_p
17
18 # Arithmetic
19 # BADDU rd, rs, rt
20 # DMUL rd, rs, rt
21 # EXTS rt, rs, p, lenm1
22 # EXTS32 rt, rs, p, lenm1
23 # CINS rt, rs, p, lenm1
24 # CINS32 rt, rs, p, lenm1
25 # DPOP rd, rs
26 # POP rd, rs
27 # SEQ rd, rs, rt
28 # SEQI rt, rs, immediate
29 # SNE rd, rs, rt
30 # SNEI rt, rs, immediate
31 # QMAC.0x rs, rt
32 # QMACS.0x rs, rt
33
34 @r3 ...... rs:5 rt:5 rd:5 ..... ......
35 &cmpi rs rt imm
36 %bitfield_p 0:1 6:5
37 @bitfield ...... rs:5 rt:5 lenm1:5 ..... ..... . p=%bitfield_p
38
39 BADDU 011100 ..... ..... ..... 00000 101000 @r3
40 DMUL 011100 ..... ..... ..... 00000 000011 @r3
41 EXTS 011100 ..... ..... ..... ..... 11101 . @bitfield
42 CINS 011100 ..... ..... ..... ..... 11001 . @bitfield
43 POP 011100 rs:5 00000 rd:5 00000 10110 dw:1
44 SEQ 011100 ..... ..... ..... 00000 101010 @r3
45 SNE 011100 ..... ..... ..... 00000 101011 @r3
46 SEQI 011100 rs:5 rt:5 imm:s10 101110 &cmpi
47 SNEI 011100 rs:5 rt:5 imm:s10 101111 &cmpi
48 QMACS 011100 rs:5 rt:5 00000 000 lane:2 010010
49 QMAC 011100 rs:5 rt:5 00000 100 lane:2 010010
50
51 &r2 rs rt
52 @r2 ...... rs:5 rt:5 ..... ..... ...... &r2
53
54 MTM0 011100 ..... ..... 00000 00000 001000 @r2
55 MTM1 011100 ..... ..... 00000 00000 001100 @r2
56 MTM2 011100 ..... ..... 00000 00000 001101 @r2
57
58 MTP0 011100 ..... ..... 00000 00000 001001 @r2
59 MTP1 011100 ..... ..... 00000 00000 001010 @r2
60 MTP2 011100 ..... ..... 00000 00000 001011 @r2
61
62 VMULU 011100 ..... ..... ..... 00000 001111 @r3
63 VMM0 011100 ..... ..... ..... 00000 010000 @r3
64 V3MULU 011100 ..... ..... ..... 00000 010001 @r3
65
66 &saa base rt
67 @saa ...... base:5 rt:5 ................ &saa
68 SAA 011100 ..... ..... 00000 00000 011000 @saa
69 SAAD 011100 ..... ..... 00000 00000 011001 @saa
70
71 &la base rd
72 &laa base add rd
73 @la ...... base:5 ..... rd:5 ........... &la
74 @laa ...... base:5 add:5 rd:5 ........... &laa
75 LAI 011100 ..... 00000 ..... 00010 011111 @la
76 LAID 011100 ..... 00000 ..... 00011 011111 @la
77 LAD 011100 ..... 00000 ..... 00110 011111 @la
78 LADD 011100 ..... 00000 ..... 00111 011111 @la
79 LAA 011100 ..... ..... ..... 10010 011111 @laa
80 LAAD 011100 ..... ..... ..... 10011 011111 @laa
81 LAS 011100 ..... 00000 ..... 01010 011111 @la
82 LASD 011100 ..... 00000 ..... 01011 011111 @la
83 LAC 011100 ..... 00000 ..... 01110 011111 @la
84 LACD 011100 ..... 00000 ..... 01111 011111 @la
85 LAW 011100 ..... ..... ..... 10110 011111 @laa
86 LAWD 011100 ..... ..... ..... 10111 011111 @laa
87
88 &zcb base
89 ZCB 011100 base:5 00000 00000 1110- 011111 &zcb
90
91 &lx base index rd
92 @lx ...... base:5 index:5 rd:5 ...... ..... &lx
93 LWX 011111 ..... ..... ..... 00000 001010 @lx
94 LHX 011111 ..... ..... ..... 00100 001010 @lx
95 LHUX 011111 ..... ..... ..... 10100 001010 @lx
96 LBUX 011111 ..... ..... ..... 00110 001010 @lx
97 LWUX 011111 ..... ..... ..... 10000 001010 @lx
98 LBX 011111 ..... ..... ..... 10110 001010 @lx
99 LDX 011111 ..... ..... ..... 01000 001010 @lx
100
101 # Selector-driven DMFC2/DMTC2 interfaces for Octeon COP2 engines.
102 &cp2 rt
103 {
104 [
105 CVM_MF_HSH_IV0 010010 00001 rt:5 0000 0000 0100 1000 &cp2
106 CVM_MF_HSH_IV1 010010 00001 rt:5 0000 0000 0100 1001 &cp2
107 CVM_MF_HSH_IV2 010010 00001 rt:5 0000 0000 0100 1010 &cp2
108 CVM_MF_HSH_IV3 010010 00001 rt:5 0000 0000 0100 1011 &cp2
109 CVM_MF_HSH_DAT0 010010 00001 rt:5 0000 0000 0100 0000 &cp2
110 CVM_MF_HSH_DAT1 010010 00001 rt:5 0000 0000 0100 0001 &cp2
111 CVM_MF_HSH_DAT2 010010 00001 rt:5 0000 0000 0100 0010 &cp2
112 CVM_MF_HSH_DAT3 010010 00001 rt:5 0000 0000 0100 0011 &cp2
113 CVM_MF_HSH_DAT4 010010 00001 rt:5 0000 0000 0100 0100 &cp2
114 CVM_MF_HSH_DAT5 010010 00001 rt:5 0000 0000 0100 0101 &cp2
115 CVM_MF_HSH_DAT6 010010 00001 rt:5 0000 0000 0100 0110 &cp2
116 CVM_MF_SHA3_DAT24 010010 00001 rt:5 0000 0000 0101 0000 &cp2
117 CVM_MF_3DES_KEY0 010010 00001 rt:5 0000 0000 1000 0000 &cp2
118 CVM_MF_3DES_KEY1 010010 00001 rt:5 0000 0000 1000 0001 &cp2
119 CVM_MF_3DES_KEY2 010010 00001 rt:5 0000 0000 1000 0010 &cp2
120 CVM_MF_3DES_IV 010010 00001 rt:5 0000 0000 1000 0100 &cp2
121 CVM_MF_3DES_RESULT 010010 00001 rt:5 0000 0000 1000 1000 &cp2
122 CVM_MF_KAS_RESULT 010010 00001 rt:5 0000 0000 1001 1000 &cp2
123 CVM_MF_AES_RESINP0 010010 00001 rt:5 0000 0001 0000 0000 &cp2
124 CVM_MF_AES_RESINP1 010010 00001 rt:5 0000 0001 0000 0001 &cp2
125 CVM_MF_AES_IV0 010010 00001 rt:5 0000 0001 0000 0010 &cp2
126 CVM_MF_AES_IV1 010010 00001 rt:5 0000 0001 0000 0011 &cp2
127 CVM_MF_AES_KEY0 010010 00001 rt:5 0000 0001 0000 0100 &cp2
128 CVM_MF_AES_KEY1 010010 00001 rt:5 0000 0001 0000 0101 &cp2
129 CVM_MF_AES_KEY2 010010 00001 rt:5 0000 0001 0000 0110 &cp2
130 CVM_MF_AES_KEY3 010010 00001 rt:5 0000 0001 0000 0111 &cp2
131 CVM_MF_AES_KEYLENGTH 010010 00001 rt:5 0000 0001 0001 0000 &cp2
132 CVM_MF_AES_INP0 010010 00001 rt:5 0000 0001 0001 0001 &cp2
133 CVM_MF_CRC_POLYNOMIAL 010010 00001 rt:5 0000 0010 0000 0000 &cp2
134 CVM_MF_CRC_IV 010010 00001 rt:5 0000 0010 0000 0001 &cp2
135 CVM_MF_CRC_LEN 010010 00001 rt:5 0000 0010 0000 0010 &cp2
136 CVM_MF_CRC_IV_REFLECT 010010 00001 rt:5 0000 0010 0000 0011 &cp2
137 CVM_MF_GFM_MUL_REFLECT0 010010 00001 rt:5 0000 0000 0101 1000 &cp2
138 CVM_MF_GFM_MUL_REFLECT1 010010 00001 rt:5 0000 0000 0101 1001 &cp2
139 CVM_MF_GFM_RESINP_REFLECT0 010010 00001 rt:5 0000 0000 0101 1010 &cp2
140 CVM_MF_GFM_RESINP_REFLECT1 010010 00001 rt:5 0000 0000 0101 1011 &cp2
141 CVM_MF_HSH_DATW0 010010 00001 rt:5 0000 0010 0100 0000 &cp2
142 CVM_MF_HSH_DATW1 010010 00001 rt:5 0000 0010 0100 0001 &cp2
143 CVM_MF_HSH_DATW2 010010 00001 rt:5 0000 0010 0100 0010 &cp2
144 CVM_MF_HSH_DATW3 010010 00001 rt:5 0000 0010 0100 0011 &cp2
145 CVM_MF_HSH_DATW4 010010 00001 rt:5 0000 0010 0100 0100 &cp2
146 CVM_MF_HSH_DATW5 010010 00001 rt:5 0000 0010 0100 0101 &cp2
147 CVM_MF_HSH_DATW6 010010 00001 rt:5 0000 0010 0100 0110 &cp2
148 CVM_MF_HSH_DATW7 010010 00001 rt:5 0000 0010 0100 0111 &cp2
149 CVM_MF_HSH_DATW8 010010 00001 rt:5 0000 0010 0100 1000 &cp2
150 CVM_MF_HSH_DATW9 010010 00001 rt:5 0000 0010 0100 1001 &cp2
151 CVM_MF_HSH_DATW10 010010 00001 rt:5 0000 0010 0100 1010 &cp2
152 CVM_MF_HSH_DATW11 010010 00001 rt:5 0000 0010 0100 1011 &cp2
153 CVM_MF_HSH_DATW12 010010 00001 rt:5 0000 0010 0100 1100 &cp2
154 CVM_MF_HSH_DATW13 010010 00001 rt:5 0000 0010 0100 1101 &cp2
155 CVM_MF_HSH_DATW14 010010 00001 rt:5 0000 0010 0100 1110 &cp2
156 CVM_MF_HSH_DATW15 010010 00001 rt:5 0000 0010 0100 1111 &cp2
157 CVM_MF_HSH_IVW0 010010 00001 rt:5 0000 0010 0101 0000 &cp2
158 CVM_MF_HSH_IVW1 010010 00001 rt:5 0000 0010 0101 0001 &cp2
159 CVM_MF_HSH_IVW2 010010 00001 rt:5 0000 0010 0101 0010 &cp2
160 CVM_MF_HSH_IVW3 010010 00001 rt:5 0000 0010 0101 0011 &cp2
161 CVM_MF_HSH_IVW4 010010 00001 rt:5 0000 0010 0101 0100 &cp2
162 CVM_MF_HSH_IVW5 010010 00001 rt:5 0000 0010 0101 0101 &cp2
163 CVM_MF_HSH_IVW6 010010 00001 rt:5 0000 0010 0101 0110 &cp2
164 CVM_MF_HSH_IVW7 010010 00001 rt:5 0000 0010 0101 0111 &cp2
165 CVM_MF_GFM_MUL0 010010 00001 rt:5 0000 0010 0101 1000 &cp2
166 CVM_MF_GFM_MUL1 010010 00001 rt:5 0000 0010 0101 1001 &cp2
167 CVM_MF_GFM_RESINP0 010010 00001 rt:5 0000 0010 0101 1010 &cp2
168 CVM_MF_GFM_RESINP1 010010 00001 rt:5 0000 0010 0101 1011 &cp2
169 CVM_MF_GFM_POLY 010010 00001 rt:5 0000 0010 0101 1110 &cp2
170 CVM_MF_CHORD 010010 00001 rt:5 0000 0100 0000 0000 &cp2
171 CVM_MF_LLM_DATA0 010010 00001 rt:5 0000 0100 0000 0010 &cp2
172 CVM_MF_LLM_DATA1 010010 00001 rt:5 0000 0100 0000 1010 &cp2
173 CVM_MT_HSH_DAT0 010010 00101 rt:5 0000 0000 0100 0000 &cp2
174 CVM_MT_HSH_DAT1 010010 00101 rt:5 0000 0000 0100 0001 &cp2
175 CVM_MT_HSH_DAT2 010010 00101 rt:5 0000 0000 0100 0010 &cp2
176 CVM_MT_HSH_DAT3 010010 00101 rt:5 0000 0000 0100 0011 &cp2
177 CVM_MT_HSH_DAT4 010010 00101 rt:5 0000 0000 0100 0100 &cp2
178 CVM_MT_HSH_DAT5 010010 00101 rt:5 0000 0000 0100 0101 &cp2
179 CVM_MT_HSH_DAT6 010010 00101 rt:5 0000 0000 0100 0110 &cp2
180 CVM_MT_HSH_IV0 010010 00101 rt:5 0000 0000 0100 1000 &cp2
181 CVM_MT_HSH_IV1 010010 00101 rt:5 0000 0000 0100 1001 &cp2
182 CVM_MT_HSH_IV2 010010 00101 rt:5 0000 0000 0100 1010 &cp2
183 CVM_MT_HSH_IV3 010010 00101 rt:5 0000 0000 0100 1011 &cp2
184 CVM_MT_SHA3_DAT24 010010 00101 rt:5 0000 0000 0101 0000 &cp2
185 CVM_MT_SHA3_DAT15 010010 00101 rt:5 0000 0000 0101 0001 &cp2
186 # Cavium SDK code uses 0x0057 as a STARTSHA1 compatibility alias.
187 CVM_MT_HSH_STARTSHA1_COMPAT 010010 00101 rt:5 0000 0000 0101 0111 &cp2
188 CVM_MT_GFM_MUL_REFLECT0 010010 00101 rt:5 0000 0000 0101 1000 &cp2
189 CVM_MT_GFM_MUL_REFLECT1 010010 00101 rt:5 0000 0000 0101 1001 &cp2
190 CVM_MT_GFM_XOR0_REFLECT 010010 00101 rt:5 0000 0000 0101 1100 &cp2
191 CVM_MT_3DES_KEY0 010010 00101 rt:5 0000 0000 1000 0000 &cp2
192 CVM_MT_3DES_KEY1 010010 00101 rt:5 0000 0000 1000 0001 &cp2
193 CVM_MT_3DES_KEY2 010010 00101 rt:5 0000 0000 1000 0010 &cp2
194 CVM_MT_3DES_IV 010010 00101 rt:5 0000 0000 1000 0100 &cp2
195 CVM_MT_3DES_RESULT 010010 00101 rt:5 0000 0000 1001 1000 &cp2
196 CVM_MT_AES_RESINP0 010010 00101 rt:5 0000 0001 0000 0000 &cp2
197 CVM_MT_AES_RESINP1 010010 00101 rt:5 0000 0001 0000 0001 &cp2
198 CVM_MT_AES_IV0 010010 00101 rt:5 0000 0001 0000 0010 &cp2
199 CVM_MT_AES_IV1 010010 00101 rt:5 0000 0001 0000 0011 &cp2
200 CVM_MT_AES_KEY0 010010 00101 rt:5 0000 0001 0000 0100 &cp2
201 CVM_MT_AES_KEY1 010010 00101 rt:5 0000 0001 0000 0101 &cp2
202 CVM_MT_AES_KEY2 010010 00101 rt:5 0000 0001 0000 0110 &cp2
203 CVM_MT_AES_KEY3 010010 00101 rt:5 0000 0001 0000 0111 &cp2
204 CVM_MT_AES_ENC_CBC0 010010 00101 rt:5 0000 0001 0000 1000 &cp2
205 CVM_MT_AES_ENC0 010010 00101 rt:5 0000 0001 0000 1010 &cp2
206 CVM_MT_AES_DEC_CBC0 010010 00101 rt:5 0000 0001 0000 1100 &cp2
207 CVM_MT_AES_DEC0 010010 00101 rt:5 0000 0001 0000 1110 &cp2
208 CVM_MT_AES_KEYLENGTH 010010 00101 rt:5 0000 0001 0001 0000 &cp2
209 CVM_MT_CAMELLIA_FL 010010 00101 rt:5 0000 0001 0001 0101 &cp2
210 CVM_MT_CAMELLIA_FLINV 010010 00101 rt:5 0000 0001 0001 0110 &cp2
211 CVM_MT_CRC_IV 010010 00101 rt:5 0000 0010 0000 0001 &cp2
212 CVM_MT_CRC_IV_REFLECT 010010 00101 rt:5 0000 0010 0001 0001 &cp2
213 CVM_MT_CRC_BYTE 010010 00101 rt:5 0000 0010 0000 0100 &cp2
214 CVM_MT_CRC_HALF 010010 00101 rt:5 0000 0010 0000 0101 &cp2
215 CVM_MT_CRC_WORD 010010 00101 rt:5 0000 0010 0000 0110 &cp2
216 CVM_MT_CRC_BYTE_REFLECT 010010 00101 rt:5 0000 0010 0001 0100 &cp2
217 CVM_MT_CRC_HALF_REFLECT 010010 00101 rt:5 0000 0010 0001 0101 &cp2
218 CVM_MT_CRC_WORD_REFLECT 010010 00101 rt:5 0000 0010 0001 0110 &cp2
219 CVM_MT_HSH_DATW0 010010 00101 rt:5 0000 0010 0100 0000 &cp2
220 CVM_MT_HSH_DATW1 010010 00101 rt:5 0000 0010 0100 0001 &cp2
221 CVM_MT_HSH_DATW2 010010 00101 rt:5 0000 0010 0100 0010 &cp2
222 CVM_MT_HSH_DATW3 010010 00101 rt:5 0000 0010 0100 0011 &cp2
223 CVM_MT_HSH_DATW4 010010 00101 rt:5 0000 0010 0100 0100 &cp2
224 CVM_MT_HSH_DATW5 010010 00101 rt:5 0000 0010 0100 0101 &cp2
225 CVM_MT_HSH_DATW6 010010 00101 rt:5 0000 0010 0100 0110 &cp2
226 CVM_MT_HSH_DATW7 010010 00101 rt:5 0000 0010 0100 0111 &cp2
227 CVM_MT_HSH_DATW8 010010 00101 rt:5 0000 0010 0100 1000 &cp2
228 CVM_MT_HSH_DATW9 010010 00101 rt:5 0000 0010 0100 1001 &cp2
229 CVM_MT_HSH_DATW10 010010 00101 rt:5 0000 0010 0100 1010 &cp2
230 CVM_MT_HSH_DATW11 010010 00101 rt:5 0000 0010 0100 1011 &cp2
231 CVM_MT_HSH_DATW12 010010 00101 rt:5 0000 0010 0100 1100 &cp2
232 CVM_MT_HSH_DATW13 010010 00101 rt:5 0000 0010 0100 1101 &cp2
233 CVM_MT_HSH_DATW14 010010 00101 rt:5 0000 0010 0100 1110 &cp2
234 CVM_MT_HSH_DATW15 010010 00101 rt:5 0000 0010 0100 1111 &cp2
235 CVM_MT_HSH_IVW0 010010 00101 rt:5 0000 0010 0101 0000 &cp2
236 CVM_MT_HSH_IVW1 010010 00101 rt:5 0000 0010 0101 0001 &cp2
237 CVM_MT_HSH_IVW2 010010 00101 rt:5 0000 0010 0101 0010 &cp2
238 CVM_MT_HSH_IVW3 010010 00101 rt:5 0000 0010 0101 0011 &cp2
239 CVM_MT_HSH_IVW4 010010 00101 rt:5 0000 0010 0101 0100 &cp2
240 CVM_MT_HSH_IVW5 010010 00101 rt:5 0000 0010 0101 0101 &cp2
241 CVM_MT_HSH_IVW6 010010 00101 rt:5 0000 0010 0101 0110 &cp2
242 CVM_MT_HSH_IVW7 010010 00101 rt:5 0000 0010 0101 0111 &cp2
243 CVM_MT_GFM_MUL0 010010 00101 rt:5 0000 0010 0101 1000 &cp2
244 CVM_MT_GFM_MUL1 010010 00101 rt:5 0000 0010 0101 1001 &cp2
245 CVM_MT_GFM_RESINP0 010010 00101 rt:5 0000 0010 0101 1010 &cp2
246 CVM_MT_GFM_RESINP1 010010 00101 rt:5 0000 0010 0101 1011 &cp2
247 CVM_MT_GFM_XOR0 010010 00101 rt:5 0000 0010 0101 1100 &cp2
248 CVM_MT_GFM_POLY 010010 00101 rt:5 0000 0010 0101 1110 &cp2
249 CVM_MT_SHA3_XORDAT0 010010 00101 rt:5 0000 0010 1100 0000 &cp2
250 CVM_MT_SHA3_XORDAT1 010010 00101 rt:5 0000 0010 1100 0001 &cp2
251 CVM_MT_SHA3_XORDAT2 010010 00101 rt:5 0000 0010 1100 0010 &cp2
252 CVM_MT_SHA3_XORDAT3 010010 00101 rt:5 0000 0010 1100 0011 &cp2
253 CVM_MT_SHA3_XORDAT4 010010 00101 rt:5 0000 0010 1100 0100 &cp2
254 CVM_MT_SHA3_XORDAT5 010010 00101 rt:5 0000 0010 1100 0101 &cp2
255 CVM_MT_SHA3_XORDAT6 010010 00101 rt:5 0000 0010 1100 0110 &cp2
256 CVM_MT_SHA3_XORDAT7 010010 00101 rt:5 0000 0010 1100 0111 &cp2
257 CVM_MT_SHA3_XORDAT8 010010 00101 rt:5 0000 0010 1100 1000 &cp2
258 CVM_MT_SHA3_XORDAT9 010010 00101 rt:5 0000 0010 1100 1001 &cp2
259 CVM_MT_SHA3_XORDAT10 010010 00101 rt:5 0000 0010 1100 1010 &cp2
260 CVM_MT_SHA3_XORDAT11 010010 00101 rt:5 0000 0010 1100 1011 &cp2
261 CVM_MT_SHA3_XORDAT12 010010 00101 rt:5 0000 0010 1100 1100 &cp2
262 CVM_MT_SHA3_XORDAT13 010010 00101 rt:5 0000 0010 1100 1101 &cp2
263 CVM_MT_SHA3_XORDAT14 010010 00101 rt:5 0000 0010 1100 1110 &cp2
264 CVM_MT_SHA3_XORDAT15 010010 00101 rt:5 0000 0010 1100 1111 &cp2
265 CVM_MT_SHA3_XORDAT16 010010 00101 rt:5 0000 0010 1101 0000 &cp2
266 CVM_MT_SHA3_XORDAT17 010010 00101 rt:5 0000 0010 1101 0001 &cp2
267 CVM_MT_LLM_READ_ADDR0 010010 00101 rt:5 0000 0100 0000 0000 &cp2
268 CVM_MT_LLM_WRITE_ADDR0 010010 00101 rt:5 0000 0100 0000 0001 &cp2
269 CVM_MT_LLM_DATA0 010010 00101 rt:5 0000 0100 0000 0010 &cp2
270 CVM_MT_LLM_READ64_ADDR0 010010 00101 rt:5 0000 0100 0000 0100 &cp2
271 CVM_MT_LLM_WRITE64_ADDR0 010010 00101 rt:5 0000 0100 0000 0101 &cp2
272 CVM_MT_LLM_READ_ADDR1 010010 00101 rt:5 0000 0100 0000 1000 &cp2
273 CVM_MT_LLM_WRITE_ADDR1 010010 00101 rt:5 0000 0100 0000 1001 &cp2
274 CVM_MT_LLM_DATA1 010010 00101 rt:5 0000 0100 0000 1010 &cp2
275 CVM_MT_LLM_READ64_ADDR1 010010 00101 rt:5 0000 0100 0000 1100 &cp2
276 CVM_MT_LLM_WRITE64_ADDR1 010010 00101 rt:5 0000 0100 0000 1101 &cp2
277 CVM_MT_CRC_LEN 010010 00101 rt:5 0001 0010 0000 0010 &cp2
278 CVM_MT_CRC_DWORD 010010 00101 rt:5 0001 0010 0000 0111 &cp2
279 CVM_MT_CRC_VAR 010010 00101 rt:5 0001 0010 0000 1000 &cp2
280 CVM_MT_CRC_DWORD_REFLECT 010010 00101 rt:5 0001 0010 0001 0111 &cp2
281 CVM_MT_CRC_VAR_REFLECT 010010 00101 rt:5 0001 0010 0001 1000 &cp2
282 CVM_MT_AES_ENC_CBC1 010010 00101 rt:5 0011 0001 0000 1001 &cp2
283 CVM_MT_AES_ENC1 010010 00101 rt:5 0011 0001 0000 1011 &cp2
284 CVM_MT_AES_DEC_CBC1 010010 00101 rt:5 0011 0001 0000 1101 &cp2
285 CVM_MT_AES_DEC1 010010 00101 rt:5 0011 0001 0000 1111 &cp2
286 CVM_MT_CAMELLIA_ROUND 010010 00101 rt:5 0011 0001 0001 0100 &cp2
287 CVM_MT_SMS4_ENC_CBC1 010010 00101 rt:5 0011 0001 0001 1001 &cp2
288 CVM_MT_SMS4_ENC1 010010 00101 rt:5 0011 0001 0001 1011 &cp2
289 CVM_MT_SMS4_DEC_CBC1 010010 00101 rt:5 0011 0001 0001 1101 &cp2
290 CVM_MT_SMS4_DEC1 010010 00101 rt:5 0011 0001 0001 1111 &cp2
291 CVM_MT_HSH_STARTMD5 010010 00101 rt:5 0100 0000 0100 0111 &cp2
292 CVM_MT_SNOW3G_START 010010 00101 rt:5 0100 0000 0100 1101 &cp2
293 CVM_MT_SNOW3G_MORE 010010 00101 rt:5 0100 0000 0100 1110 &cp2
294 CVM_MT_HSH_STARTSHA256 010010 00101 rt:5 0100 0000 0100 1111 &cp2
295 CVM_MT_SHA3_STARTOP 010010 00101 rt:5 0100 0000 0101 0010 &cp2
296 CVM_MT_ZUC_START 010010 00101 rt:5 0100 0000 0101 0101 &cp2
297 CVM_MT_ZUC_MORE 010010 00101 rt:5 0100 0000 0101 0110 &cp2
298 CVM_MT_HSH_STARTSHA 010010 00101 rt:5 0100 0000 0101 0111 &cp2
299 CVM_MT_GFM_XORMUL1_REFLECT 010010 00101 rt:5 0100 0000 0101 1101 &cp2
300 CVM_MT_3DES_ENC_CBC 010010 00101 rt:5 0100 0000 1000 1000 &cp2
301 CVM_MT_KAS_ENC_CBC 010010 00101 rt:5 0100 0000 1000 1001 &cp2
302 CVM_MT_3DES_ENC 010010 00101 rt:5 0100 0000 1000 1010 &cp2
303 CVM_MT_KAS_ENC 010010 00101 rt:5 0100 0000 1000 1011 &cp2
304 CVM_MT_3DES_DEC_CBC 010010 00101 rt:5 0100 0000 1000 1100 &cp2
305 CVM_MT_3DES_DEC 010010 00101 rt:5 0100 0000 1000 1110 &cp2
306 CVM_MT_CRC_POLYNOMIAL 010010 00101 rt:5 0100 0010 0000 0000 &cp2
307 CVM_MT_CRC_POLYNOMIAL_REFLECT 010010 00101 rt:5 0100 0010 0001 0000 &cp2
308 CVM_MT_HSH_STARTSHA512 010010 00101 rt:5 0100 0010 0100 1111 &cp2
309 CVM_MT_GFM_XORMUL1 010010 00101 rt:5 0100 0010 0101 1101 &cp2
310 ]
311 CP2_Undef 010010 ----- ----- ---- ---- ---- ----
312 }